FI

VÝZKUM » Univerzální záznamový a vyhodnocovací systém

Univerzální záznamový a vyhodnocovací systém

Autor: Ing. Zbyněk Bureš, PhD.

1   Úvodní popis

Univerzální záznamníky měřených signálů kromě záznamu dat umožňují jejich předzpracování a vyhodnocení v reálném čase. Takový systém se skládá z následujících částí:

  • převodníky dat,
  • záznamové médium a jeho řízení,
  • systémy pro zpracování a vyhodnocení dat.
Blokové schéma univerzálního záznamového a vyhodnocovacího systému

Obr. 1 Blokové schéma univerzálního záznamového a vyhodnocovacího systému
2   Popis konstrukčního řešení

Jádrem systému je řídicí mikropočítač zabezpečující správu všech ostatních komponent soustavy. Mikropočítač obvodově podporuje nezávislou paralelní spolupráci s více sběrnicemi. Mikropočítač je s ostatními zařízeními propojen pomocí systémové sběrnice. Podpůrná logika realizovaná pomocí FPGA odlehčuje zátěž řídicího mikropočítače. Její primární úkol je oddělení mikropočítače od ostatních obvodů. Zabezpečuje připojení a řízení analogově-číslicových převodníků, generování dat pro testovací generátor dat a následný blokový přenos načtených dat do řídicího mikropočítače. Záznamové médium typu Compact Flash II je určeno k záznamu nezpracovaných i zpracovaných dat. Zvýšení výpočetního výkonu bude řešeno navýšením počtu modulů a distribucí zátěže mezi ně. Rozšíření vyhodnocovacího zařízení je možné prostřednictvím komunikační sběrnice, systémové sběrnice a sériového rozhraní USB. Vnější PC lze připojit přes rozhraní USB.

Výsledkem tohoto řešení je maximální flexibilita realizace bez nutnosti modifikace desky plošného spoje při dalším rozšíření nebo změně měřicí aplikace. Programovatelná struktura (FPGA), umožňuje připojení externích obvodů k mikropočítači a rekonfiguraci propojení I/O vodičů mezi mikropočítačem a externími obvody. Funkci celku lze modifikovat změnou konfigurace FPGA, poskytující možnost implementace časovacích obvodů, řídicích a dalších obvodů pro externí periferie, pomocné automaty a vyhodnocovací podpůrné bloky DSP.

Základem konstrukce univerzálního záznamového a vyhodnocovacího systému je modul, který se tvořen signálovým procesorem ADSP2191M firmy Analog Devices, doplněný o programovatelnou strukturu Xilinx. Paralelním připojováním modulů lze do určité míry zvyšovat výkon systému a počet zpracovávaných signálů. Modulární struktura systému je podporována rychlými synchronními sériovými kanály obsluhované DMA. Kanály jsou od jednotlivých DSP odděleny FPGA, které zabezpečují řízení komunikace mezi moduly a inteligentní filtraci dat. K dalšímu zpracování jsou tedy propouštěna pouze data splňující podmínky specifikované v DSP (nezpracovaná data, filtrovaná data, FFT).

Blokové schéma modulárního zapojení

Obr. 2 Blokové schéma modulárního zapojení

Data lze do vnitřní paměti záznamového a vyhodnocovacího systému zaznamenávat ve dvou formátech - vstupní, nezpracovaná data nebo XML formát pro předzpracování a vyhodnocování dat.

3   Realizace

Blokové schéma realizovaného modulu univerzálního záznamového a vyhodnocovacího systému zachycuje obrázek 3 a výslednou realizaci obrázek 4.

Blokové schéma záznamového a vyhodnocovacího systému

Obr. 3 Blokové schéma záznamového a vyhodnocovacího systému

Realizace modulu záznamového a vyhodnocovacího systému ze strany součástek a spojů Realizace modulu záznamového a vyhodnocovacího systému ze strany součástek a spojů

Obr. 4 Realizace modulu záznamového a vyhodnocovacího systému ze strany součástek a spojů